BV-NAND V10 และหน่วยความจำ zHBM จุดเปลี่ยนสถาปัตยกรรมศูนย์ข้อมูล AI

นิยามคลื่นลูกใหม่ของหน่วยความจำ AI: จาก BV-NAND V10 สู่ zHBM

คลื่นเทคโนโลยีใหม่ด้านหน่วยความจำสำหรับศูนย์ข้อมูล AI คือการผสานชิปเก็บข้อมูล BV-NAND V10 ที่มีการซ้อนชั้นมากกว่า 400 ชั้นเข้ากับแนวคิดหน่วยความจำ zHBM ซึ่งวาง HBM แบบซ้อนตั้งบนตัวเร่ง AI เพื่อดันสมรรถนะและความหนาแน่นหน่วยความจำไปไกลกว่ามาตรฐานเดิม โดยอาศัยเทคนิค wafer bonding ขั้นสูงสร้างสถาปัตยกรรมลูกผสมระหว่างหน่วยความจำและสตอเรจที่ลดข้อจำกัดด้านแบนด์วิดท์และระยะทางสัญญาณภายในระบบ AI ทั้งสำหรับงานเทรนและอินเฟอเรนซ์ขนาดใหญ่ในศูนย์ข้อมูล รวมถึงงาน AI ใกล้ขอบเครือข่ายที่ต้องการการตอบสนองต่ำและประสิทธิภาพสูง

เหตุการณ์สำคัญคือการที่ Samsung เปิดตัวชิปเก็บข้อมูล BV-NAND V10 พร้อมแนวคิดหน่วยความจำ zHBM ในงาน Future of Memory and Storage (FMS) 2026 ซึ่งเป็นการประกาศโรดแมปหน่วยความจำสำหรับ AI เต็มรูปแบบ การเคลื่อนไหวครั้งนี้ไม่ใช่แค่การอัปเกรดสเปก แต่คือสัญญาณว่าตลาดศูนย์ข้อมูล AI กำลังเข้าสู่ยุคที่ “หน่วยความจำคือคอขวดหลัก” และผู้ผลิตต้องตอบโจทย์ด้วยสถาปัตยกรรมใหม่ ไม่ใช่แค่เพิ่มความเร็วหรือขนาดแบบเชิงเส้นอีกต่อไป

BV-NAND V10: เมื่อความหนาแน่นเพิ่มขึ้น 58% เกมเก็บข้อมูล AI ขั้นสูงก็เปลี่ยน

ชิป BV-NAND V10 เป็นหัวใจของเก็บข้อมูล AI ขั้นสูง เพราะมันถูกออกแบบมาเพื่อรองรับงานเรียลไทม์ที่ใช้ข้อมูลหนาแน่นบนเซิร์ฟเวอร์ AI โดยให้สมรรถนะสูงขึ้นพร้อมลดการใช้พลังงาน จุดเด่นคือการใช้สถาปัตยกรรม Bonded V-NAND รุ่นที่ 10 แยกแผงเมมโมรีออกจากลอจิกรอบข้างก่อนนำ wafer มายึดเข้าด้วยกัน ทำให้สามารถซ้อนชั้นหน่วยความจำมากกว่า 400 ชั้นได้สำเร็จ "V10 BV-NAND มีมากกว่า 400 ชั้นและเพิ่มความหนาแน่นหน่วยความจำได้ประมาณ 58% เมื่อเทียบกับ V9" นี่คือการก้าวกระโดดที่มีผลโดยตรงต่อขนาดโมเดล AI ที่โหลดไว้บนสตอเรจใกล้กับตัวเร่งผลประมวลผล

ในทางสถาปัตยกรรม ศูนย์ข้อมูล AI ที่กำลังขยายคลัสเตอร์ GPU หรือตัวเร่ง AI จะต้องคิดใหม่เรื่องการแบ่งชั้นหน่วยความจำ-สตอเรจ V10 BV-NAND ให้ทั้งอัตราอ่านเขียนและ I/O ดีขึ้น พร้อมประสิทธิภาพพลังงานที่สูงกว่าเดิม หมายความว่าเราสามารถออกแบบเลเยอร์สตอเรจที่ “หนาแน่นมากแต่กินไฟต่ำ” เพื่อเก็บชุดข้อมูลเทรนขนาดหลายเพตะไบต์ไว้ใกล้กับโหนดคำนวณได้มากขึ้น การลดจำนวนไดรฟ์และชั้นแร็คด้วยความหนาแน่นหน่วยความจำที่มากขึ้นย่อมเปลี่ยนภาพรวมต้นทุนโครงสร้างพื้นฐาน แม้ซัมซุงยังไม่ประกาศช่วงวางจำหน่ายทางการ แต่มีการระบุว่ามันอาจออกสู่ตลาดก่อน V11 NAND ที่คาดว่าจะเปิดตัวในปี 2027

หน่วยความจำ zHBM: ซ้อนตั้งบนตัวเร่ง AI เพื่อทะลุกำแพงแบนด์วิดท์

ถ้า BV-NAND V10 แก้ปัญหาความหนาแน่นสตอเรจ หน่วยความจำ zHBM ก็คือคำตอบต่อกำแพงแบนด์วิดท์ระหว่างหน่วยความจำกับตัวเร่ง AI แนวคิดนี้จัดให้ HBM ความแบนด์วิดท์สูงถูกวางแบบซ้อนตั้งอย่างแนบชิดบนชิปตัวเร่ง AI ไม่ใช่วางเคียงกันบนบอร์ดเหมือน HBM ทั่วไป ระยะทางสัญญาณที่สั้นลงหมายถึงการแลกข้อมูลระหว่างหน่วยความจำและตัวเร่งที่เร็วและใช้พลังงานน้อยลงมาก "zHBM มีเป้าหมายสมรรถนะประมาณ 8 เท่าของ HBM5 พร้อมความหนาแน่นมากกว่า 10 เท่าและประสิทธิภาพพลังงานสูงขึ้น 3 เท่า" แม้ยังเป็นสถาปัตยกรรมอนาคตมากกว่าชิปผลิตจริง แต่ตัวเลขนี้สะท้อนทิศทางชัดว่าศูนย์ข้อมูล AI จะเดินไปทางใด

จากมุมมองสถาปัตยกรรมศูนย์ข้อมูล AI หน่วยความจำ zHBM มีผลต่อการออกแบบทั้งระบบตั้งแต่ชั้นเซิร์ฟเวอร์ไปจนถึงการจัดวางคลัสเตอร์ การซ้อนหน่วยความจำแนวตั้งบนตัวเร่ง AI ทำให้เกิดโหนดคำนวณที่มีทั้งแบนด์วิดท์และความหนาแน่นหน่วยความจำสูงมากในพื้นที่เล็ก ซึ่งเหมาะทั้งสำหรับงานเทรนโมเดลขนาดใหญ่และการอินเฟอเรนซ์ความหนาแน่นสูงในศูนย์ข้อมูล AI แต่ข้อแลกเปลี่ยนคือความท้าทายด้านการระบายความร้อน เพราะเมื่อหน่วยความจำและลอจิกถูกวางชิดกันในแนวตั้ง การจัดการอุณหภูมิจะซับซ้อนขึ้นและต้องพึ่งพาการออกแบบแพ็กเกจและระบบระบายความร้อนที่ชาญฉลาดกว่าเดิม

Wafer Bonding และสถาปัตยกรรมลูกผสม: ทางออกใหม่ของช่องว่างหน่วยความจำ–สตอเรจ

จุดร่วมสำคัญระหว่าง BV-NAND V10 และหน่วยความจำ zHBM คือการใช้เทคโนโลยี wafer bonding ขั้นสูงเพื่อสร้างสถาปัตยกรรมลูกผสมที่แตกต่างจาก NAND หรือ HBM แบบเดิม V10 BV-NAND แยกแผงหน่วยความจำออกจากลอจิกแล้วค่อยนำ wafer มายึดเข้าด้วยกัน ทำให้แต่ละส่วนสามารถผลิตและปรับแต่งอย่างอิสระ แล้วร้อยเข้าด้วยกันในภายหลัง ในเวลาเดียวกัน zHBM ก็ใช้แนวคิดการยึด wafer เพื่อวางหน่วยความจำความแบนด์วิดท์สูงไว้บนตัวเร่ง AI โดยตรง วิธีคิดแบบนี้ไม่เพียงเพิ่มความหนาแน่นหน่วยความจำ แต่ยังลดช่องว่างการสื่อสารระหว่างเลเยอร์สตอเรจและเลเยอร์คำนวณ

สำหรับศูนย์ข้อมูล AI ที่กำลังเจอ “กำแพงหน่วยความจำ–สตอเรจ” การมีทั้ง BV-NAND V10 ที่ให้ความหนาแน่นหน่วยความจำสูงในเลเยอร์สตอเรจ และ zHBM ที่ให้แบนด์วิดท์หน่วยความจำสูงในเลเยอร์คำนวณ หมายถึงการออกแบบสถาปัตยกรรมใหม่ที่บีบช่องว่างนี้ให้แคบลงมาก Wafer bonding เปิดเส้นทางใหม่ให้ผู้ผลิต NAND สามารถเพิ่มความหนาแน่นโดยไม่ต้องยืดสตริงแนวตั้งให้ยาวขึ้นจนถึงจุดยากที่จะผลิต แน่นอนว่าการเพิ่มขั้นตอน bonding ทำให้กระบวนการผลิตซับซ้อนขึ้น แต่ในมุมกลยุทธ์ของศูนย์ข้อมูล AI การแลกความซับซ้อนของผลิตกับข้อได้เปรียบด้านแบนด์วิดท์และความหนาแน่นถือว่าคุ้มค่าหากต้องรองรับโมเดลและเวิร์กโหลดขนาดใหญ่ในอนาคต

zNAND-O และโรดแมปหน่วยความจำ AI: สิ่งที่ศูนย์ข้อมูลต้องเตรียมตัว

นอกจาก BV-NAND V10 และหน่วยความจำ zHBM ซัมซุงยังเผยแนวคิด zNAND-O ในโรดแมปหน่วยความจำ AI ซึ่งนำ V-NAND ไปใช้กับสตอเรจสำหรับงาน edge AI ที่ต้องการ latency ต่ำเป็นพิเศษ กำลังพัฒนาเวอร์ชัน 4 และ 8 ชั้น โดยตั้งเป้าให้มีการใช้พื้นที่อย่างมีประสิทธิภาพสูง ปรับปรุงสมรรถนะ I/O และลดความหน่วงเมื่อเทียบกับ NAND ทั่วไป แม้ยังไม่มีการเปิดเผยความจุ อายุการใช้งาน หรือเวลาการเข้าถึง รวมถึงช่วงเวลาออกสู่ตลาดอย่างชัดเจน แต่ทิศทางชัดเจนว่าเลเยอร์ edge จะได้รับสถาปัตยกรรมสตอเรจใหม่ควบคู่ไปกับการยกระดับเลเยอร์คลาวด์ด้วย zHBM

เมื่อประกอบภาพกับข้อมูลว่า ซัมซุงเริ่มผลิต HBM4 จำนวนมากตั้งแต่เดือนกุมภาพันธ์ 2026 และจัดส่งตัวอย่าง HBM4E ให้ลูกค้าในเดือนพฤษภาคม พร้อมทั้งนำเสนอ HBM5 ในงานเดียวกัน เราจะเห็นโรดแมปที่ทอดตัวตั้งแต่หน่วยความจำสำหรับตัวเร่ง AI มาตรฐานอุตสาหกรรม ไปจนถึงทางเลือกเฉพาะอย่าง zHBM, BV-NAND V10 และ zNAND-O สำหรับผู้ดูแลศูนย์ข้อมูล AI ข้อสรุปคือการออกแบบสถาปัตยกรรมหน่วยความจำ–สตอเรจยุคใหม่ต้องคิดแบบองค์รวม ตั้งแต่เลเยอร์ HBM ใกล้ตัวเร่ง ไปจนถึงเลเยอร์สตอเรจหนาแน่นและเลเยอร์ edge ที่ตอบสนองไว เพื่อให้ทุกส่วนทำงานประสานกันโดยไม่ปล่อยให้แบนด์วิดท์หรือความหนาแน่นกลายเป็นจุดอ่อนอีกต่อไป zHBM สำหรับคลาวด์และ zNAND-O สำหรับ edge คือหมากสำคัญที่ไม่ควรมองข้ามสำหรับยุทธศาสตร์หน่วยความจำในโลก AI