AI ออกแบบชิปคืออะไร และทำไม Jalapeño จึงเป็นจุดเปลี่ยน
การออกแบบชิป AI คือการใช้ปัญญาประดิษฐ์เข้าไปช่วยในกระบวนการพัฒนาเซมิคอนดักเตอร์ตั้งแต่ระดับโค้ด RTL การจำลอง การจัดวางวงจร ไปจนถึงการตรวจสอบความถูกต้อง ทำให้วิศวกรสามารถออกแบบชิปที่ซับซ้อนได้เร็วขึ้น ประหยัดทรัพยากรการทดลอง และสำรวจทางเลือกด้านสถาปัตยกรรมได้กว้างขึ้นกว่าเครื่องมือเดิมที่อาศัยแรงคนเป็นหลัก หัวใจของเรื่องนี้คือ Jalapeño ASIC ชิป inference ของ OpenAI ที่ถูกใช้เป็นตัวอย่างของการออกแบบชิป AI แบบเต็มรูป ที่สำคัญไม่ใช่เพราะประสิทธิภาพของตัวชิป แต่เพราะวิธีการสร้างมัน OpenAI ระบุว่า AI ถูกใช้โดยตรงในขั้นตอนการ implement การสำรวจ design space วงจรตรวจสอบซ้ำ และการปรับวงจรคณิตศาสตร์ ทำให้ทีมสามารถเดินจากดีไซน์แรกไปถึงจุด tapeout ได้ภายในเก้าเดือน ซึ่งเร็วกว่า baseline แบบดั้งเดิมราวครึ่งหนึ่งที่มักใช้เวลา 18 เดือนถึงสองปี นี่คือการเร่งความเร็ว ASIC ที่เริ่มเปลี่ยนเกม ไม่ใช่แค่เพิ่ม GHz
กระบวนการออกแบบ Jalapeño ทำไม OpenAI บอกว่านี่คือวิธีใช้ AI ที่ถูกต้อง
สิ่งที่น่าสนใจใน Jalapeño คือ OpenAI ไม่ได้อ้างว่า AI คิดค้นสถาปัตยกรรมใหม่ทั้งหมด มนุษย์ยังเป็นคนกำหนดว่า ASIC ตัวนี้ต้องทำอะไร AI ถูกใช้หนักในช่วงเปลี่ยนสเปกระดับสถาปัตยกรรมให้กลายเป็นซิลิคอนที่ผลิตได้จริงและปรับแต่งจุดยิบย่อยให้ใกล้เคียงขีดจำกัดมากที่สุด ทีมฮาร์ดแวร์ใช้แพลตฟอร์มตัวแทนเขียนโค้ดของตนเองอย่าง Codex และรุ่นต่อๆ มา เพื่อสร้าง แก้ และ optimize RTL รวมถึงเคอร์เนลซอฟต์แวร์บน Jalapeño ตลอดรอบชีวิตการพัฒนา Richard Ho หัวหน้าฮาร์ดแวร์ของ OpenAI พูดชัดว่า Jalapeño คือแบบจำลองการทำงานในยุค AI “This is how AI should be used. We didn’t replace our engineers; they just became super productive” พร้อมย้ำว่าทีมวิศวกรขนาดเล็กแต่เก่ง เมื่อจับคู่กับ AI ที่ยอดเยี่ยม สามารถทำงานได้เร็วและดีกว่ากระบวนการเดิมอย่างเห็นได้ชัด มุมนี้สำคัญ เพราะมันบอกว่านวัตกรรมฮาร์ดแวร์ไม่ได้จะตัดคนออกจากระบบ แต่ย้ายบทบาทจากการลงมือทำซ้ำๆ ไปสู่การคิดและตัดสินใจระดับสูง
จากการ optimize รายจุดสู่ AI ตัวแทนที่หมุนเครื่องมือ EDA แทนคน
เบื้องหลังการเร่งความเร็ว ASIC ของ Jalapeño คือวิวัฒนาการของเครื่องมือ EDA ที่เปลี่ยน AI จากผู้ช่วย optimize รายจุดมาเป็นตัวเล่นเกมทั้งกระบวนการ ช่วงแรก เครื่องมือ EDA ที่เสริม AI ใช้ machine learning และ reinforcement learning เพื่อจัดวางและเดินลายวงจรให้ได้เป้าหมายด้านกำลัง ประสิทธิภาพ และขนาด พูดง่ายๆ คือให้ AI ช่วยหาวิธี implement ดีไซน์ให้ดีกว่าเดิมและลดจำนวนรอบทดลอง วันนี้เครื่องมือเหล่านี้ยกระดับขึ้นอีกขั้นด้วย generative AI ที่เขียนและแก้โค้ด RTL กับ verification ได้เอง วิเคราะห์รายงานหาจุดเสี่ยง และเสนอแนวทางแก้ ขณะเดียวกันระบบ AI แบบ agent ก็สามารถสั่งรันเครื่องมือ EDA เป็นลำดับงานทั้งชุด วิเคราะห์ผล ปรับพารามิเตอร์ แล้วรันใหม่ไปเรื่อยๆ จนถึงเป้าที่กำหนด โดยให้มนุษย์ตั้งโจทย์และคุมภาพใหญ่แทนการกดปุ่มทีละรอบ เราจึงเริ่มเห็นโครงร่างของ “เครื่องจักรออกแบบเครื่องจักร” ชัดขึ้น แม้จะยังห่างจากภาพที่ AI สร้างชิปเองแบบอัตโนมัติเต็มรูป
กรณี Jalapeño และ Architect Labs บอกอะไรเราบ้างเรื่องอนาคตการออกแบบชิป
นอกจาก Jalapeño แล้ว ช่วงปลายเดือนสิงหาคม Architect Labs ยังออกมาอ้างว่าตนได้ออกแบบชิปที่พัฒนาโดย AI เกือบทั้งหมด ซึ่งถือเป็นความพยายามครั้งแรกของอุตสาหกรรมในระดับนี้ ขณะเดียวกัน OpenAI รายงานว่าดีไซน์ย่อยบางส่วน เช่น ตัวคูณ BF16 ได้รับการปรับปรุงจาก baseline ที่ทำโดยมนุษย์ถึง 56% บล็อก dot-product แบบ FP4 ดีขึ้น 21% และ accumulator FP32 ดีขึ้น 10% พื้นที่ของหน่วยเมทริกซ์และ SIMD ก็ลดลง 10% และ 8% ตามลำดับ ตัวเลขเหล่านี้คือหลักฐานว่าการออกแบบชิป AI ไม่ได้แค่เร็วขึ้น แต่ยังบีบประสิทธิภาพได้สูงกว่าที่ทีมมนุษย์ล้วนเคยทำ แน่นอน Jalapeño ก็ไม่ไร้ตำหนิ สเต็ป B0 ให้ประสิทธิภาพต่อวัตต์ดีขึ้นจาก A0 ประมาณ 25% ซึ่งระดับนี้มักต้องใช้เวลากว่ารุ่นสถาปัตยกรรมใหม่หนึ่งเจน แต่ประเด็นคือการเดินทางจาก A0 ไป B0 เกิดขึ้นบนฐาน workflow ที่ AI เข้าไปอยู่ในวงจรตั้งแต่วันแรก แสดงให้เห็นว่านวัตกรรมฮาร์ดแวร์กำลังเปลี่ยนจากการค่อยๆ ปรับทีละรุ่น เป็นการเรียนรู้แบบวนรอบเร็วที่ AI มีบทบาทสำคัญ
Synopsys จับมือ OpenAI และโรดแมป ASIC รุ่นถัดไป: เมื่อซอฟต์แวร์กับซิลิคอนหลอมรวมกัน
ถ้า Jalapeño คือการพิสูจน์ภาคปฏิบัติ ความร่วมมือระหว่าง Synopsys กับ OpenAI คือสัญญาณว่าทั้งวงการยอมรับบทบาทของ AI ในการออกแบบชิปอย่างจริงจัง ซอฟต์แวร์ออกแบบชิปจาก Synopsys ใช้โดยบริษัทไฮเทคจำนวนมาก และบริษัทได้เปิดตัว GPT-Synopsys โมเดลเฉพาะด้านออกแบบชิปที่ถูกสร้างขึ้นร่วมกับ OpenAI เพื่อรันเครื่องมือ EDA ของตนเอง ภายใต้ข้อตกลงแบ่งปันรายได้ระหว่างสองฝ่าย โมเดลนี้จะถูกผนวกเข้ากับเครื่องมือออกแบบที่มี AI อยู่แล้ว และรันบนโครงสร้างพื้นฐานที่ OpenAI โฮสต์ โดย OpenAI จะจ่ายค่าลิขสิทธิ์เครื่องมือ EDA ของ Synopsys เพื่อนำไปใช้พัฒนาโมเดลดังกล่าว ฝั่ง OpenAI เองก็ไม่หยุดเพียง Jalapeño บริษัทประกาศโรดแมป multi‑generation สำหรับตัวเร่งความเร็ว โดยระบุว่า ASIC รุ่นที่สองกำลังเข้าใกล้จุด tapeout และรุ่นที่สามเริ่มพัฒนาแล้ว พร้อมบอกว่ามี “ความสนใจจากอุตสาหกรรมจำนวนมาก” ต่อกระบวนการออกแบบชิปที่มี AI ช่วย และเราน่าจะได้เห็นรายละเอียดมากขึ้นในเวลาไม่นาน ทิศทางนี้ชัดว่าใครปรับเครื่องมือออกแบบให้ทัน AI ก่อน จะออกชิปใหม่ได้เร็วกว่าและหมุนวงจรนวัตกรรมฮาร์ดแวร์ได้มากกว่าคู่แข่งอย่างหลีกเลี่ยงไม่ได้
